晶振线路布局需要注意哪些问题

  晶振，是数字电路中较为重要的信号产生源。如果把芯片比如人类的大脑，那晶振产生的时钟信号就是给大脑输入的血液，一旦停止输入时钟信号或者信号质量不佳，严重可导致主板瘫痪无法工作。因此，晶振的重要性无可替代！为了保持一致性的稳定，晶振除了在参数上的匹配外，在电路板中布局的问题也需要额外关注，广瑞泰分享晶振在线路板布局时需要注意的四个重要点。

1，晶振的布局位置要选对

  由于晶振内部的特殊性，看似外表坚硬的石英晶振，实则算得上是易碎品，此易碎指的是晶振内部薄薄的芯片在受到外部应力刺激的时候会碎裂，从而导致晶振不起振。因此，在布局上，晶振的位置必须远离主板边缘，靠近MCU的位置布局，布线尽量短而直。如果因空间不够，一定要布局在主板边缘，在晶振印制线边上再布一根GND线，同时在包地线上间隔一段距离打个孔将晶振包围起来即可。

2，晶振的外壳接地

   晶振外壳接地可以避免晶振向外辐射，同时还可以屏蔽外来信号对晶振的干扰。

3，晶振下方不能布信号线

   由于晶振为干扰源，本体下方所有层原则上不准许走线，特别是关键信号线，要保证晶振周围的没有其他元件，防止器件之间的互相干扰，影响时钟和其他信号的质量。若滤波器器件放在晶振下方，且滤波电容与匹配电阻未按照信号流向排布，会使滤波器的滤波效果变差。

4，晶振布线要短而粗

   在布线时，时钟线是敏感信号，我们应走线短而粗，保证信号的失真度最小。现在在很多电路中，40M以上的频率被使用的也越来越多，时钟频率越高，干扰谐波出来的能量也强，谐波除了会从输入与输出两条线导出来外，也会从空间辐射出来，这也导致若PCB中对晶振的布局不够合理，会很容易造成很强的杂散辐射问题，并且一旦产生，很难再通过其他方法来解决。所以，时钟线的布局短而粗能有效的避免该问题的发生。